ReOrg Praktikum 6

by

These are notes taken during the ReOrg practical course 2005. Sources are prepared in such a way that tutors can easily check if they were just copied from here. So do yourself a favor and don't copy it.

Versuchsvorbereitung

  1. Warum wird neben dem Befehlsregister auch DATA_IN in das Steuerwerk der 4-Bit CPU gebracht?

    • Lesen in den BR bei allen Befehlen gleich
    • keine regelmäßigen Anfangsadressen (stehen in MC_Table)
    • Ermittlung der nächsten Microcodeadresse beim Lesen des Befehls in BR über DATA_IN (liegt Befehlscode an) und MC_Table
    • Eine Phase weniger als Lesen beim aus BR
  2. Wie der Befehlsbeschreibungstabelle ersichtlich ist, versteht die 4-Bit CPU lediglich bedingte Sprünge (springe wenn Zero und springe wenn Carry). Wie lässt sich ein unbedingter Sprung realisieren?

    SCF
    JPC ADDR
  3. Überflüssige Leseoperationen auf den Speicher schaden prinzipiell nicht. Was ist jedoch zu beachten, wenn spezielle IO-Register im Spiel sind (besonders IO_0 in unserer IO-Unit)?

    • Lesen von IO_0 löscht den Inhalt in IO_0
  4. Versuchen Sie den VHDL-Code der folgenden Aufgaben weitestgehend vorzubereiten!

    unter Aufgaben